А.А. Павлов1, А.Н. Царьков2, Ю.А. Романенко3, И.И. Корнеев4, А.Ю. Романенко5, М.И. Макеев6, Ф.А. Павлов7

1, 3, 4, 6, 7 Военная академия Ракетных войск стратегического назначения им. Петра Великого
(г. Серпухов, Московская обл., Россия)

2,5 АНО «Институт инженерной физики» (г. Серпухов, Московская обл., Россия)

Постановка проблемы. Для современного развития информационных технологий характерно широкое использование специализированных ЭВМ (СЭВМ). Поскольку возникновение ошибок и отказов в процессорах СЭВМ приводит к аварийным ситуациям (а в ряде случаев - и к катастрофическим последствиям) необходимы эффективные методы их обнаружения и коррекции. Наиболее эффективный метод обнаружения и коррекции ошибок - корректирующие коды с синдромным декодированием, позволяющие решать данную задачу, используя 10–30% аппаратурных затрат. Проведенные исследования в области использования кодов для коррекции ошибок в арифметико-логическом устройстве (АЛУ) процессора (за исключением логической операции отрицания) показали, что важными арифметическими операциями АЛУ являются операции умножения и деления. Операция умножения осуществляется путем многократной операции сложения множимого, определяемой значением множителя, а операция деления - путем многократного вычитания делителя из делимого (сложения делимого с делителем, представленным в дополнительном коде). Для представления делителя в дополнительном коде значение информационных разрядов вначале инвертируется, а к полученному результату прибавляется единица. Однако существующие на сегодняшний день алгебраические коды не позволяют обнаруживать и корректировать ошибки при выполнении логической операции инвертирования.

Цель. Разработать код, обнаруживающий и корректирующий ошибки при выполнении арифметической операции вычитания.

Результаты. Обоснована целесообразность использования алгебраических линейных кодов для обнаружения и коррекции ошибок в СЭВМ и показано, что по отношению к мажоритарному методу и методу дублирования их применение позволяет существенно сократить аппаратурные затраты (используется только 10–30% резервного оборудования). Установлена возможность применения корректирующих кодов для исправления ошибок процессора при обработке информации. Проведена коррекция ошибок процессора при выполнении операции сложения при помощи кода Хемминга. Показано, что существующие алгебраические коды не могут быть использованы для контроля арифметических операций вычитания и деления, так как не позволяют контролировать логическую операцию инвертирования, необходимую для представления отрицательного числа в дополнительном коде. Представлен алгоритм построения кода для контроля логической операции отрицания и представления отрицательного числа в дополнительном коде. Определены параметры разработанного кода. Приведен пример использования предлагаемого кода для контроля арифметической операции вычитания.

Практическая значимость. Разработанный код может использоваться не только для защиты устройств хранения и передачи информации, но и для исправления ошибок процессора при выполнении арифметических операций вычитания и деления, что дает возможность значительно сократить аппаратурные затраты на построение средств контроля.

Павлов А.А., Царьков А.Н., Романенко Ю.А., Корнеев И.И., Романенко А.Ю., Макеев М.И., Павлов Ф.А. Методический аппарат обнаружения и коррекции ошибок в устройствах обработки информации в системах связи и телекоммуникации // Радиотехника. 2023. Т. 87. № 3. С. 148−155. DOI: https://doi.org/10.18127/j00338486-202303-14

1. Гребешков А.Ю. Микропроцессорные системы и программное обеспечение в средствах связи. Самара: ПГУТИ. 2009. 298 с.
2. Щербаков Н.С. Самокорректирующиеся дискретные устройства. М.: Машиностроение. 1975. 214 с.
3. Щербаков Н.С. Достоверность работы цифровых устройств. М.: Машиностроение. 1989. 224 с.
4. Hagbae Kim, Kang G. Shin Evaluation of Fault Tolerance Latency from Real-Time Application`s Perspectives // IEEE Transactions on computers. January 2000. V. 49. № 1. P. 55–64.
5. Prager K., Vahey M., Farwell W., Whitney J., Lieb J. A fault tolerant signal processing computer // Dependable Systems and Networks, 2000. DSN 2000. Proceedings International Conference on. 2000. P. 169–174.
6. Naseer R., Draper J. Parallel Double Error Correcting Code Design to Mitigate Multi-Bit Upsets in SRAMs // Information Sciences Institute University of Southern California. IEEE Trans Device. Mater 2008. V. 6. P. 222–225.
7. Павлов А.А., Павлов П.А., Царьков А.Н., Хоруженко О.В. Контроль процессора в автоматизированных измерительных системах // Измерительная техника. 2011. № 2. С. 12–15.
8. Павлов А.А., Волков В.З., Царьков А.Н., Корсунский Д.А. Обнаружение ошибок в арифметико-логических устройствах специализированных ЭВМ информационно-измерительных систем // Измерительная техника. 2018. № 6. С. 35–40.
9. Павлов А.А., Волков В.З., Царьков А.Н., Корсунский Д.А. Методический подход повышения достоверности функционирования устройств обработки информации с минимальной информационной и аппаратурной избыточностью // Приборы и системы. управление, контроль, диагностика. 2018. № 6. С. 30–37.
10. Павлов А.А., Царьков А.Н., Долговязов А.В., Волков В.З., Корсунский Д.А., Гусев А.В. Метод коррекции ошибок в арифметико-логических устройствах процессоров информационно-измерительных систем // Измерительная техника. 2019. № 4. С. 30–37.
11. Павлов А.А., Царьков А.Н., Корсунский Д.А., Волков В.З., Ефремов В.П. Метод коррекции ошибок в устройствах обработки и передачи информации // Радиотехника. 2020. Т. 84. № 6(3). С. 12–22. DOI: https://doi.org/10.18127/j00338486-202003(06)-02.