350 руб
Журнал «Наноматериалы и наноструктуры - XXI век» №1 за 2016 г.
Статья в номере:
Пороговые характеристики двухзатворных симметричных полевых нанотранзисторов с гауссовским вертикальным профилем легирования
Ключевые слова: двухзатворный КНИ КМОП-нанотранзистор гауссовский профиль легирования 2D-уравнение Пуассона пороговое напряжение
Авторы:
Н.В. Масальский - к.ф-м.н, зав. сектором, Научно-исследовательский институт системных исследований РАН (Москва). Е-mail: volkov@niisi.ras.ru
Аннотация:
Рассмотрен подход для 2D-моделирования распределения поверхностного потенциала и порогового напряжения симметричного двухзатворного КНИ КМОП-нанотранзистора с вертикальным гауссовским профилем легирования в рабочей области. Методом численного моделирования исследовано влияние крутизны профиля легирования и топологических параметров транзистора на распределение поверхностного потенциала и пороговое напряжение.
Страницы: 45-51
Список источников

 

  1. URL: http://public.itrs.net/International technology roadmap for semiconductor 2014 edition. (датаобращения 17.11.2014).
  2. Kranti A., Armstrong G. A. Engineering source/drain extension regions in nanoscale double gate (DG) SOI MOSFETs: Analytical model and design considerations // Solid-State Electronics. 2006. V. 50. № 2. Р. 437-447.
  3. Reyboz M., Rozeau O., Poiroux T., Martin P., Jomaah J. An explicit analytical charge based model of undoped independent Double-Gate MOSFET // Solid-State Electronics. 2006. V. 50. № 5. Р. 1276-1285.
  4. Zhang G., Shao Z., Zhou K. Threshold voltage model for short channel FD-SOI MOSFETs with vertical Gaussian profile // IEEE Trans. ElectronDevices. 2008. V. 55. № 5. Р. 803-809.
  5. Масальский Н.В.Вопросы масштабирования характеристик КМОП СБИС // Успехи современной радиоэлектроники. 2009. № 7. С. 3-27.
  6. Nikolic B..Design in the Power-Limited Scaling Regime // IEEE Trans Electron Devices. 2008. V. 55. № 1. Р. 71-83
  7. Масальский Н.В.Моделирование характеристик логических и арифметических элементов на полностью обедненных КМОП КНИ нанотранзисторах // Наноматериалы и наноструктуры -XXI век. 2010. № 2. С. 9-16.
  8. Colinge J.P. Multiple-gate SOI MOSFETs // Solid-State Electronics. 2004. V. 48. № 3. Р. 897-909.
  9. URL:http://www.silvaco.com/ Silvaco Int. 2004: ATLAS User-s Manual A 2D numerical device simulator (датаобращения 22.10.2015).
  10. Cerdeira A., Iñiguez B., Estrada M. Compact model for short channel symmetric doped double-gate MOSFETs // Solid-State Electronics. 2008. V. 52. № 4. Р. 1064-1071.
  11. Tsormpatzoglou A., Dimitriadis C. A., Clerc R., Pananakakis G. Threshold voltage model for short- channel undoped symmetrical Double Gate MOSFETs // IEEE Tran. Electron Devices. 2008. V. 55. № 12. Р. 2512-2520.
  12. Kang H., J.W. Han J.W., Y.K.Choi Y.K. Analytical threshold voltage model for Double-Gate MOSFETs with localized charges // IEEE Electron Device Letters. 2008. V. 29. № 3. Р. 927-935.
  13. Djeffal F., Meguellati M., Benhaya A. A two-dimensional analytical analysis of subthreshold behavior to study the scaling capability of nanoscale graded channel gate stack DG MOSFETs // Physica E: Low-dimensional System. Nanostructures. 2009. V. 41. № 10. Р. 1872-1877.
  14. Корн Г., Корн Т.Справочник по математике для научных работников и инженеров. М.: Физматгиз. 1978. 832 с.
  15. Бронштейн И.Н., Семендяев К.А. Справочник по математике для инженеров и учащихся втузов. М.: Наука. 1981. 720 с.