350 руб
Журнал «Наноматериалы и наноструктуры - XXI век» №2 за 2010 г.
Статья в номере:
Моделирование характеристик логических и арифметических элементов на полностью обедненных КНИ КМОП нанотранзисторах
Ключевые слова: полностью обедненный КНИ нанотранзистор логический вентиль полный однобитный сумма-тор низкое напряжение питания
Авторы:
Н.В. Масальский - к.ф.-м.н., зав. сектором НИИ системных исследований РАН (Москва). Е-mail: volkov@niisi.ras.ru
Аннотация:
Рассмотрены потенциальные возможности логических и арифметических элементов, выполненных на полностью обедненных КНИ КМОП нанотранзисторах с разными технологическими параметрами; при помощи численного моделирования проанализированы характеристики выбранных схем при напряжении питания менее 1 В.
Страницы: 9-16
Список источников
  1. Colinge, J.-P. Silicon on Insulator Technology: Materials to VLSI // Kluver Acad. Publ. Boston. Dordrecht. London. 1997.
  2. Захаров С.М. Пороговые характеристики полевых транзисторов со структурой «кремний на изоляторе» // Микроэлектроника. 2003. Т. 32. № 1. С. 3-14.
  3. Захаров С.М., Масальский Н.В., Шафигуллин М.М. Проблемы схемотехнического моделирования интегральных схем // Успехи современной радиоэлектроники. 2005.
    № 2. С. 43-50.
  4. Захаров С.М., Масальский Н.В.Моделированиехарактеристиклогических элементов, выполненных на полностью обедненных КНИ КМОПнанотранзисторах // Электромагнитные волны и электронные системы. 2007. Т. 12. № 10. С. 66-70.
  5. Pacha C., Schmal A., Schulz T. Evaluation of circuit performance of ultra-thin-body SOI CMOS // SSE. 2003. V. 47. No. 5. P. 1205-1211.
  6. Kantabutra V. Designing optimum one-level carry-skip adders // IEEE Trans. on Comp. 1993. V. 42. No. 6. P. 759-764.
  7. Alioto M., Palumbo G.Impact of Supply Voltage Variations on Full Adder Delay: Analysis and Comparison // IEEE Trans. Very Large Scale Integration (VLSI) Systems. 2006. V. 14. No. 12. P. 1322-1335.