350 руб
Журнал «Информационно-измерительные и управляющие системы» №9 за 2016 г.
Статья в номере:
Особенности логики FPGA Stratix III
Ключевые слова: транзистор ПЛИС типа FPGA LUT адап-тивный логический модуль - ALM
Авторы:
С.Ф. Тюрин - д.т.н., профессор, кафедра «Автоматика и телемеханика», Пермский национальный исследовательский политехнический университет. E-mail: tyurinsergfeo@at.pstu.ru И.И. Безукладников - к.т.н., доцент, кафедра «Автоматика и телемеханика», Пермский национальный исследовательский политехнический университет. E-mail: corrector@at.pstu.ru
Аннотация:
Исследованы особенности архитектуры адаптивных логических модулей ALM. Известно, что логические элементы ПЛИС (программируемой логической интегральной схемы) типа FPGA-LUT (Look Up Table) имеют стандартное число входов, равное четы-рем, что ALM имеют пять, шесть и даже семь входов, однако не конкретизируется, как строятся такие LUT. анализ документа-ции производителя позволяет установить, что LUT на 6 пере-менных строится на 4 LUT, имеющих по четыре входа.
Страницы: 3-11
Список источников

 

  1. Look up table implementation of fast carry for adders and counters: US 005274581A, 28.12.1993.
  2. Цыбин С. Программируемая коммутация ПЛИС: взгляд изнутри [Электронный ресурс]. URL: http://www.kit-e.ru/articles/plis/2010_11_56.php (дата обращения: 16.12.2014).
  3. Тюрин С.Ф., Ермаков С.В., Городилов А.Ю. Сравнение моделей внешних отказов элементарного мультиплексора логического элемента ПЛИС FPGA относительно покрывающих тестовых наборов // Вестник Пермского национального исследовательского политехнического ун-та. 2013. №7. Пермь: ПНИПУ. 2013. С. 37-47.
  4. Тюрин С.Ф., Каменских А.Н. Анализ отказоустойчивой самосинхронной реализации двоичного сумматора // Вестник Пермского национального исследовательского политехнического ун-та. 2014. № 9. Пермь: ПНИПУ. 2014. С. 25-39.
  5. Патент № 2544750 РФ. Программируемое логическое устройство / С.Ф. Тюрин. 2015.
  6. Патент № 2547229 РФ. Программируемое логическое устройство / С.Ф. Тюрин, А.Ю. Городилов, Р.В. Вихорев. 2015.
  7. Патент № 2573732 РФ. Программируемое логическое устройство / С.Ф. Тюрин, Р.В. Вихорев. 2016.
  8. Патент № 2573758 РФ. Программируемое логическое устройство / С.Ф. Тюрин, А.Ю. Городилов, Е.Ю. Данилова. 2016.
  9. Золотуха Р., Комолов Д. Stratix III - новое семейство FPGA фирмы Altera [Электронный ресурс]. - URL: http://kit-e.ru/assets/files/pdf/2006_12_30.pdf (дата обращения 28.11.2015).
  10. Использование ресурсов ПЛИС Stratix III фирмы Altera при проектировании микропроцессорных ядер [Электронный ресурс]. - URL: file:///C:/Users/%D0%A2%D1%8E%D1%80%D0%B8%D0%BD/Desktop/%D0%A6%D1%8B%D0%B1% D0%B8%D0%BD%2010%20%D0%B3%D0%BE%D0%B4.pdf (дата обращения: 27.11.2015).
  11. Цыбин С.А. Проектирование высокоинтегрированных программируемых логических интегральных схем по субмикронным проектным нормам: Дисс. ... канд. техн. наук. [Электронный ресурс]. URL: http://www.dissercat.com/content/ proektirovanie-vysokointegrirovannykh-programmiruemykh-logicheskikh-integralnykh-skhem-po-su. Научная библиотека диссертаций и авторефератов disserCat http://www.dissercat.com/content/proektirovanie-vysokointegrirovannykh-programmiruemykh-logicheskikh-integralnykh-skhem-po-su#ixzz3sl1sJ1o7 (дата обращения 28.11.2015)
  12. Давыдов С. И. Проектирование функциональных блоков программируемой логической интегральной схемы, конфигурируемых с использованием метода сканирования пути [Электронный ресурс]. URL: http://www.dslib.net/tverdoteln-elektronika/proektirovanie-funkcionalnyh-blokov-programmiruemoj-logicheskoj-integralnoj.html (дата обращения 28.11.2015).
  13. Быстрицкий А.В. Проектирование структуры межсоединений программируемых логических интегральных схем. [Электронный ресурс]. URL: http://www.dslib.net/tverdoteln-elektronika/proektirovanie-struktury-mezhsoedinenij-programmiruemyh-logicheskih-integralnyh.html (дата обращения 28.11.2015).
  14. Presentation on ALTERA\'S FPGA Technology. [Электронный ресурс]. URL: http://www.authorstream.com/ Presentation/hsrathore158-1410279-fpga/ (дата обращения: 29.11.2015).
  15. Logic Array Blocks and Adaptive Logic Modules in Stratix III Devices [Электронный ресурс]. URL: https:// www.altera.com.cn/content/dam/altera-www/global/zh_CN/pdfs/literature/hb/stx3/stx3_siii51002.pdf (дата обращения: 29.11.2015).
  16. Патент № 2573226 РФ. Ячейка статической оперативной памяти / С.Ф. Тюрин. 2016.
  17. Патент № 2580080 РФ. Мажоритарное устройство / С.Ф. Тюрин, А.Н. Каменских. 2016.