350 руб
Журнал «Информационно-измерительные и управляющие системы» №8 за 2013 г.
Статья в номере:
Аппаратная реализация барьерной синхронизации в матричных мультикомпьютерах
Ключевые слова: матричные мультикомпьютеры параллельные процессы барьерная синхронизация аппаратные средства
Авторы:
И.В. Зотов - д.т.н., профессор, кафедра «Информационные системы и технологии», Юго-Западный государственный университет (г. Курск) А.А. Бурмака - д.т.н., профессор, кафедра «Биомедицинская инженерия», Юго-Западный государственный университет (г. Курск) Р.В. Бредихин - аспирант, Юго-Западный государственный университет (г. Курск) Ю.О. Сухочев - аспирант, Юго-Западный государственный университет (г. Курск)
Аннотация:
Предложен новый подход к организации барьерной синхронизации параллельных программ, выполняемых в матричных мультикомпьютерах. Рассмотрена разработанная на его основе архитектура распределенных аппаратных средств барьерной синхронизации в виде виртуально-многослойной конвейерной координирующей среды, тактируемой волнами тактовых импульсов.
Страницы: 41-45
Список источников

  1. MPI: A Message-Passing Interface Standard, Version 3.0 / Message Passing Interface Forum. September 21, 2012. http://www.mpi-forum.org/docs/docs.html
  2. Tsafrir D. and Feitelson D.G. Barrier synchronization on a loaded SMP using two-phase waiting algorithms // Proc. Int-l Parallel Distrib. Processing Symp. 2002. Р. 80-87.
  3. Li J., Martinez J.F. and Huang M.C. The thrifty barrier: energy-aware synchronization in shared-memory multiprocessors // Proc. 10th Int-l Symp. HighPerformanceComputerArchitecture. 2004. Р. 14-23.
  4. Tzeng N.-T., Kasula B. and Wu Hongyi. Efficient barrier synchronization on wireless computing systems // Proc. 11th Int-l Conf. Paral. Distrib. Systems. 2005. Р. 782-788.
  5. Moh S., Yu C., Lee B., Youn H.Y., Han D. and Lee D. Four-ary tree-based barrier synchronization for 2D meshes without nonmember involvement // IEEE Trans. Comput. 2001. V. 50. № 8. Р. 811-823.
  6. Hindam T. Connecting the distributed hardware agents for barrier synchronization operation // Proc. Int-l Conf. Electrical, Electronic and Computer Engineering. 2004. Р. 261-264.
  7. Sampson J., González R., Collard J.-F., Jouppi N.P., Schlansker M. and Calder B. Exploitingfine-grained data parallelism with chip multiprocessors and fast barriers // Proc. 39th Annual IEEE/ACM Int-l. Symp. Microarchitecture. 2006. Р. 235-246.
  8. Delgado M. and Kofuji S. A Distributed Barrier Synchronization Solution in Hardware for 2D-Mesh Multicomputers // Proc. 3rd Int-l Conf. HighPerformanceComputing. 1996. Р. 368-373.
  9. Ramakrishnan V., Scherson I.D. and Subramanian R. Efficient techniques for nested and disjoint barrier synchronization // J. Paral. Distrib. Comput. 1999. V. 58. № 8. Р. 333-356.
  10. Cohen W.E., Hyde D.W. and Gaede R.K. An optical bus-based distributed dynamic barrier mechanism // IEEE Trans. Comput. 2000. V. 49. № 12. Р. 1354-1365.
  11. Johnson T.A. and Hoare R.R. Cyclical cascade chains: a dynamic barrier synchronization mechanism for multiprocessor systems // Proc. 15th Int-l Paral. Distrib. ProcessingSymp. 2001. Р. 2061-2068.
  12. Zotov I.V. Distributed virtual bit-slice synchronizer: a scalable hardware barrier mechanism for n-dimensional meshes // IEEE Transactions on Computers. 2010. V. 59. № 9. P. 1187-1199.
  13. Титов В.С., Коновальчик А.П., Титенко Е.А. Высокопроизводительные вычислительные системы на основе ПЛИС // Известия Юго-Западного гос. ун-та. 2012. № 4(43). Ч. 2 С. 73-77.