Ю.А. Степченков1, Ю.Г. Дьяченко2, Д.В. Хилько3, Д.Ю. Степченков4, Д.Ю. Дьяченко5, Б.А. Степанов6

1–6 Федеральный исследовательский центр «Информатика и управление» РАН (Москва, Россия)
1 YStepchenkov@ipiran.ru, 2 diaura@mail.ru, 3 dhilko@yandex.ru, 4 stepchenkov@mail.ru, 5 diaden87@gmail.com, 6 gtx360@mail.ru

Постановка проблемы. Современные тенденции развития и использования цифровых схем, составляющих базис реализации вычислительных и информационно-управляющих систем, выдвигают на первый план проблему надежности их функционирования в условиях неблагоприятных воздействий, являющихся потенциальными источниками логических сбоев и отказов. Самосинхронные (СС) схемы, служащие альтернативой синхронным аналогам, обладают более высокой иммунностью к источникам логических сбоев благодаря аппаратной избыточности, двухфазной работе и обязательному контролю завершения переключения всех элементов схемы в каждую фазу. Они устойчиво функционируют в предельно широком диапазоне напряжения питания и температуры окружающей среды. Однако, несмотря на многолетнюю историю своего появления и исследования, СС-схемы пока не нашли широкого применения, это связано с трудностью их ручного проектирования в сравнении с синхронными аналогами и отсутствием программных средств, которые помогли бы разработчикам цифровой аппаратуры решить эту проблему. Статья направлена на решение проблемы формализации и автоматизации проектирования СС-схем и, в частности, типовых представителей последовательностных СС-схем – регистров сдвига.

Цель. Разработка метода и аппаратно-программных средств, обеспечивающих эффективный логический синтез СС-регистров сдвига на основе их исходного синхронного описания на языке Verilog, привычного для разработчиков синхронной цифровой аппаратуры.

Результаты. Предложена концепция проектирования СС-схем последовательностного типа, базирующаяся на исходном Verilog-описании синхронного аналога и обеспечивающая эффективный результат автоматизированного логического синтеза с потребительскими характеристиками, близкими к характеристикам результата ручного проектирования. Разработаны шаблоны типовых регистров сдвига, гарантирующие адекватное конвертирование описания синхронного регистра сдвига в СС-реализацию.

Практическая значимость. Использование на практике предложенного метода и разработанных шаблонов СС-регистров сдвига для автоматизированного логического синтеза СС-схем позволит облегчить и ускорить их разработку, что особенно важно для критических областей применения на современном этапе развития и внедрения цифровой технологии.

Степченков Ю.А., Дьяченко Ю.Г., Хилько Д.В., Степченков Д.Ю., Дьяченко Д.Ю., Степанов Б.А. Реализация самосинхронных регистров сдвига по Verilog-описанию синхронных аналогов // Системы высокой доступности. 2025. Т. 21. № 3. С. 58−68. DOI: https://doi.org/10.18127/j20729472-202503-05

1. Воеводин В.П. Эволюция понятия и показателей надёжности вычислительных систем: Препринт ИФВЭ 2012−24. Протвино, 2012. 24 с.
2. Романчева Н.И., Романчев И.В. Оценка и прогнозирование надежности средств вычислительной техники / Труды Междунар. симпозиума «Надежность и качество». 2008. Т. 2. С. 39–41.
3. Клейман Л.А., Кон Е.Л., Фрейман В.И., Южаков А.А. Повышение надёжности функционирования элементов информационно-управляющих систем с применением встроенных средств диагностирования // Вестник Поволжского государственного технологического университета. Сер.: Радиотехнические и инфокоммуникационные системы. 2019. № 3(43). С. 29–40.
4. Шубинский И.Б. Надежные отказоустойчивые информационные системы. Методы синтеза. М.: Печ. двор. 2016. 544 с.
5. Dubrova E. Fault-tolerant design. KTH Royal Institute of Technology. Krista. Sweden. Springer, 2013. 185 p. doi: 10.1007/978-1-4614-2113-9
6. Iturbe X., Venu B., Ozer E., Das S. A Triple Core Lock-step (TCLS) ARM Cortex-R5 Processor for Safety-Critical and Ultra-Reliable Applications / 46th Annual IEEE/IFIP Int. Conf. on Dependable Syst. and Networks Workshop (DSN-W). 2016. P. 246–249. doi: 10.1109/DSN-W.2016.57
7. Gkiokas C., Schoeberl M. A Fault-Tolerant Time-Predictable Processor / IEEE Nordic Circuits and Syst. Conf. (NORCAS): NORCHIP and Int. Sympos. of System-on-Chip (SoC). 2019. P. 1–6. doi: 10.1109/NORCHIP.2019.8906947
8. Muller D., Bartky W. A theory of asynchronous circuits. Annals of computation laboratory of Harvard University. 1959. V. 29. P. 204–243.
9. Kishinevsky M., Kondratyev A., Taubin A., Varshavsky V. Concurrent hardware: the theory and practice of self-timed design. N.-Y.: J. Wiley & Sons. 1994. 388 p.
10. Fant K.M. Logically determined design: clockless system design with NULL convention logic. New York: J. Wiley & Sons. 2005. 292 p.
11. Zakharov V., Stepchenkov Y., Diachenko Y., Rogdestvenski Y. Self-Timed Circuitry Retrospective // Int. Conf. Engineering Technologies and Computer Science (EnT). Moscow. Russia. 2020. P. 58–64. doi: 10.1109/EnT48576.2020.00018
12. Sokolov I., Stepchenkov Y., Diachenko Y., Khilko D. Mathematical Models of Critical Soft Error in Synchronous and Self-Timed Pipeline // Mathematics. 2025. V. 13. № 5. P. 695. doi: 10.3390/math13050695
13. Oliveira D., Cardoso N., Batista G. A New Method for Synthesis of Self-Timed Combinational Circuits with Strong Indication // IEEE Fifth Ecuador Technical Chapters Meeting (ETCM). 2021. P. 1–6. doi: 10.1109/ETCM53643.2021.9590822
14. Kushnerov A., Medina M., Yakovlev A. Towards Hazard-Free Multiplexer Based Implementation of Self-Timed Circuits / 27th IEEE International Symposium on Asynchronous Circuits and Systems (ASYNC). 2021. P. 17–24. doi: 10.1109/ASYNC48570. 2021.00011
15. Tailor R.A., Reese R.B. UNCLE – Unified NCL Environment – an NCL design tool. In Asynchronous Circuit Applications. Ch. 14. 2019. P. 293–307.
16. Taubin A., Cortadella J., Lavagno L., Kondratyev A., Peeters A. Design Automation of Real-Life Asynchronous Devices and Systems. Foundations and Trends in Electronic Design Automation. 2007. V. 2. № 1. P. 1–133.
17. Kondratyev A., Lwin K. Design of asynchronous circuits using synchronous CAD tools // 2002 IEEE Design & Test of Computers. 2002. V. 19. Iss. 4. P. 107–117.
18. Zhou R., Chong K.-S., Gwee B.-H., Chang J.S., Ho W.-G. Synthesis of asynchronous QDI circuits using synchronous coding specifications / IEEE international symposium on circuits and systems (ISCAS). 2014. P. 153–156. doi: 10.1109/ISCAS.2014. 6865088
19. Vikas S.V. Algorithms and Methodology to Design Asynchronous Circuits Using Synchronous CAD Tools and Flows. PhD. The University of Utah Graduate School. 2013. 225 p.
20. Yosys Open Synthesis Suite. URL: https://yosyshq.net/yosys (дата обращения: 03.06.2025).
21. Степченков Ю.А., Дьяченко Ю.Г., Морозов Н.В., Степченков Д.Ю., Дьяченко Д.Ю. Формализация синтеза самосинхронных счетчиков // Системы и средства информатики. 2024. Т. 34. № 2. С. 67–83. doi: 10.14357/08696527240205
22. Sokolov I., Stepchenkov Y., Diachenko Y. Synthesis of Self-Timed Circuits with Memory / International Russian Smart Industry Confe­rence (SmartIndustryCon). Sochi. Russian Federation. 2024. P. 511–516. doi: 10.1109/SmartIndustryCon61328.2024.10516224
23. Дьяченко Ю.Г., Плеханов Л.П., Морозов Н.В., Степченков Д.Ю., Орлов Г.А., Дьяченко Д.Ю. Реализация функциональности синхронных триггеров в самосинхронном базисе // Системы и средства информатики. 2025. Т. 35. № 3 (в печати).