А.А. Зацаринный1, Ю.А. Степченков2, Ю.Г. Дьяченко3, Н.В. Морозов4, Д.Ю. Степченков5

1–5 ФИЦ ИУ РАН (Москва, Россия)
1 AZatsarinny@frscsc.ru, 2 YStepchenkov@ipiran.ru, 3 diaura@mail.ru, 4 NMorozov@ipiran.ru, 5 stepchenkov@mail.ru

Постановка проблемы. Самосинхронные (СС) схемы обладают рядом преимуществ в сравнении с синхронными аналогами: широкий диапазон работоспособности по напряжению питания и температуре окружающей среды и надежное функционирование при любых задержках логических элементов, определяемых текущими условиями эксплуатации, за счет аппаратной избыточности и двухфазной дисциплины работы с обязательной индикацией успешного завершения переключения в очередную фазу. СС-схемы функционируют на основе запрос-ответного взаимодействия соседних устройств и не используют глобальный тактовый сигнал. Благодаря своим свойствам, СС-схемы гарантируют обнаружение и локализацию любых константных неисправностей и являются перспективным схемотехническим базисом для проектирования и изготовления надежных цифровых устройств, работающих в экстремальных условиях. Однако проектирование СС-схем более трудоемко в сравнении с синхронными схемами из-за аппаратной избыточности и необходимости построения дополнительной индикаторной подсхемы и соблюдения принципов реализации действительно СС-схем. Кроме того, СС-схема, разработанная вручную, требует обязательной проверки на возможные нарушения самосинхронности, так как кажущиеся очевидными схемотехнические решения зачастую оказываются некорректными с точки зрения самосинхроники. Поэтому проектирование практических СС-устройств невозможно без ЭВМ.

Цель. Разработать маршрут автоматизированного проектирования СС-схем, дополняющий типовой маршрут автоматизированного проектирования синхронных СБИС, не требующий от пользователя специфических знаний по теории СС-схем и обеспечивающий синтез сложных цифровых СС-схем в полном соответствии с принципами функционирования СС-схем и с приемлемыми параметрами.

Результаты. Дополнение стандартного маршрута автоматизированного проектирования синхронных цифровых СБИС этапами логического и схемотехнического проектирования СС-схем позволяет совместить в одной САПР процессы автоматического синтеза синхронных и СС-схем на основе одного и того же исходного описания алгоритма работы схемы, заданного на языке Verilog на любом уровне: архитектурном, функциональном, схемотехническом. Эвристические методы и алгоритмы преобразования системы логических функций и совокупности блоков "always@" в СС-схемотехнику обеспечивают быстрое и эффективное получение синтезированного СС-решения, не требующего дополнительной проверки на принадлежность синтезированной схемы классу СС-схем. При этом используются методики формализованной десинхронизации и подстановки СС-устройств вместо функционально законченных цифровых устройств: сумматоров, счетчиков, регистров и т.д. Состав библиотеки стандартных ячеек, используемой САПР синхронных СБИС в качестве базиса проектирования, расширяется элементами, специфичными для СС-схем. Заложенные в программы автоматизированного синтеза СС-схем формализованные методы и алгоритмы освобождают пользователя от рутинных операций, сопровождающих процесс проектирования СС-схем, и гарантируют корректное построение СС-схемы, выполняющей заданные в исходном описании особенности функционирования синтезируемой схемы.

Практическая значимость. Представленные маршрут автоматизированного синтеза СС-схем и особенности реализации его отдельных этапов обеспечивают существенное ускорение проектирования СС-схем по традиционному синхронному описанию, привычному для разработчиков синхронной аппаратуры, и гарантируют получение готовой схемы, обладающей всеми преимуществами СС-схем и близкими к оптимальным потребительскими характеристиками.

Зацаринный А.А., Степченков Ю.А., Дьяченко Ю.Г., Морозов Н.В., Степченков Д.Ю. Автоматизация синтеза самосинхронных схем // Системы высокой доступности. 2023. Т. 19. № 3. С. 48−56. DOI: https:// doi.org/10.18127/j20729472-202303-04

1. Ligthart M., Fan K., Smith R., Taubin A., Kondratyev A.. Asynchronous design using commercial HDL synthesis tools. International Symposium on Advanced Research in Asynchronous Circuits and Systems. IEEE Computer Society Press. 2000. P. 114–125.
2. Kondratyev A., Lwin K. Design of asynchronous circuits using synchronous CAD tools. 2002 IEEE Design & Test of Computers. 2002. V. 19. Iss. 4. P. 107–117.
3. Vikas S.V. Algorithms and Methodology to Design Asynchronous Circuits Using Synchronous CAD Tools and Flows. PhD. The University of Utah Graduate School. 2013. 225 p.
4. Fiorentino M., Thibeault C., Savaria Y. Introducing Key Ring self-timed microarchitecture and timing-driven design flow. IET Computers & Digital Techniques. 2021. № 15. P. 409–426. DOI: 10.1049/cdt2.12032.
5. Jiang W., Sha E. H.-M., Zhuge Q. On the Design of Time-Constrained and Buffer-Optimal Self-Timed Pipelines // IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. 2019. V. 38, № 8. P. 1515–1528. DOI: 10.1109/TCAD.2018.2846642.
6. Sparsø J. Introduction to Asynchronous Circuit Design. DTU Compute, Technical University of Denmark. 2020. URL: https://backend.orbit.dtu.dk/ws/files/215895041/ JSPA_async_book_2020_PDF.pdf (дата обращения: 03.09.2023).
7. Соколов И.А., Степченков Ю.А., Бобков С.Г., Захаров В.Н., Дьяченко Ю.Г., Рождественский Ю.В., Сурков А.В. Базис реализации супер-ЭВМ эксафлопсного класса // Информатика и ее применения. 2014. Т. 8. Вып. 1. С. 45–70. DOI: 10.14357/19922264140106.
8. Taubin A., Cortadella J., Lavagno L., Kondratyev A., Peeters A. Design Automation of Real-Life Asynchronous Devices and Systems. Foundations and Trends in Electronic Design Automation. 2007. V. 2. № 1. P. 1–133.
9. Wu Y., Liu G.P. Dual pipeline pressure synchronous-coordinated control with the assistance of the golden section control method. International Journal of Systems Science. 2018. V. 49. № 11. P. 2318–2327. DOI: 10.1080/00207721.2018.1498932.
10. Kushnerov A., Medina M., Yakovlev A. Towards hazard-free multiplexer based implementation of self-timed circuits. 27th IEEE International Symposium on Asynchronous Circuits and Systems (ASYNC). 2021. P. 17–24. DOI: 10.1109/ASYNC48570.2021.00011.
11. Yoshikawa S., Sannomiya S., Iwata M., Nishikawa H. Pipeline Stage Level Simulation Method for Self-Timed Data-Driven Processor on FPGA. 2020 8th International Electrical Engineering Congress (iEECON). 2020. P. 1-5. DOI: 10.1109/iEECON48109.2020.229515.
12. Степченков Ю.А., Денисов А.Н., Дьяченко Ю.Г. и др. Библиотека функциональных ячеек для проектирования самосинхронных полузаказных БМК микросхем серий 5503/5507. М.: Техносфера, 2017. 367 с. URL: http://www.technosphera.ru/lib/ book/497 (дата обращения: 03.09.2023).
13. Edwards D., Bardsley A., Jani L., Plana L., Toms W. Balsa: A Tutorial Guide. The University of Manchester, Manchester, U.K. 2006. URL: https://apt.cs.manchester.ac.uk/ftp/pub/apt/balsa/3.5/BalsaManual3.5.pdf (дата обращения: 03.09.2023).
14. Cortadella J., Kishinevsky M., Kondratyev A., Lavagno L., Yakovlev A. Petrify: a tool for manipulating concurrent specifications and synthesis of asynchronous controllers. IEICE Transactions on Information and Systems, E80-D(3). 1997. P. 315–325.
15. Reese R.B., Smith S. C., Thornton M. A. Uncle – An RTL Approach to Asynchronous Design. In Asynchronous Circuits and Systems (ASYNC) 18th IEEE International Symposium. 2012. P. 65–72.
16. Poliakov I., Sokolov D., Mokhov A. Workcraft: a static data flow structure editing, visualization and analysis tool. International Conference on Application and Theory of Petri Nets. 2007. P. 505–514. DOI:10.1007/978-3-540-73094-1_30.
17. Bardsley A., Tarazona L., Edwards D. Teak: A Token-Flow Implementation for the Balsa Language // 2009 Ninth International Conference on Application of Concurrency to System Design. 2009. P. 2–-31. DOI: 10.1109/ACSD.2009.15.
18. Sokolov D., Poliakov I., Yakovlev A. Analysis of Static Data Flow Structures. Fundamenta Informaticae 88 (2008) 1–31 IOS Press. URL: https://www.researchgate.net/profile/Alex-Yakovlev/publication/220443510_Analysis_of_Static_Data_Flow_Structures/links/540f009b0cf2df04e759e4fa/Analysis-of-Static-Data-Flow-Structures.pdf (дата обращения: 03.09.2023).
19. Cortadella J., Kondratyev A., Lavagno L., Christos P. Desynchronization: Synthesis of Asynchronous Circuits From Synchronous Specifications. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems.2006. V. 25. № 10. P. 1904–1921.
20. Zhou R., Chong K.-S., Gwee B.-H., Chang J. S., and Ho W.-G. Synthesis of asynchronous QDI circuits using synchronous coding specifications. 2014 IEEE International Symposium on Circuits and Systems (ISCAS), Melbourne, VIC, Australia. 2014. P. 153–156, DOI: 10.1109/ISCAS.2014.6865088.
21. Andrikos N., Lavagno L., Pandini D., Sotiriou C. P. A fully automated desynchronization flow for synchronous circuits. 44th ACM/IEEE Design Autom. Conf. 2007. P. 982–985.
22. Zakharov V., Stepchenkov Y., Diachenko Y., Rogdestvenski Y. Self-Timed Circuitry Retrospective. Conference (International) on Engineering Technologies and Computer Science EnT 2020. Moscow, Russia. 2020. P. 58–64. DOI: 10.1109/EnT48576.2020.00018.
23. Stepchenkov Y., Diachenko Y., Rogdestvenski Y., Shikunov Y., Diachenko D. Advanced Indication of the Self-Timed Circuits. Proceedings of 2019 IEEE East-West Design & Test Symposium (EWDTS), 2019. P. 207-212. DOI: 10.1109/EWDTS.2019.8884401.
24. Степченков Ю. А. Дьяченко Ю.Г., Рождественский Ю.В., Морозов Н.В., Степченков Д.Ю., Дьяченко Д.Ю. Оптимизация индикации многоразрядных самосинхронных схем // Системы и средства информатики. 2019. № 4. С. 14–27. DOI: 10.14357/08696527190402.
25. Плеханов Л.П., Денисов А.Н., Дьяченко Ю.Г., Мамонов Д.И., Морозов Н.В., Степченков Д.Ю. Реализация синтеза самосинхронных схем в базисе БМК // Научная конференция «Микроэлектроника – 2021». 2021. С. 395–397.
26. Yosys Open Synthesis Suite. URL: https://yosyshq.net/yosys (дата обращения: 03.09.2023).
27. Степченков Ю.А., Степченков Д.Ю., Дьяченко Ю.Г., Морозов Н.В., Плеханов Л.П. Замена синхронных триггеров самосинхронными аналогами в процессе десинхронизации схемы // Системы и средства информатики. М. (в печати).
28. Соколов И.А., Степченков Ю.А., Дьяченко Ю.Г., Морозов Н.В., Дьяченко Д.Ю. Самосинхронный конвейер с переменным числом ступеней // Системы и средства информатики. 2023. Т. 33. № 1. С. 4–13. DOI: 10.14357/08696527230101.
29. Степченков Ю.А., Дьяченко Ю.Г., Степченков Д.Ю., Дьяченко Д.Ю., Орлов Г.А. Мультиплексируемый самосинхронный конвейер / Системы и средства информатики, 2023. Т. 33. № 2. С. 4–12. DOI: 10.14357/08696527230201.
30. Варшавский В.И., Поспелов Д.А. Оркестр играет без дирижера: размышления об эволюции некоторых технических систем и управлении ими. 1984. 208 с.