А. И. Гущин1, Н. Н. Удалов2, Д. Е. Лащёв3
1, 3 АО «Российские космические системы» (Москва, Россия)
1, 2 ФГБОУ ВО «НИУ «МЭИ» (Москва, Россия)

1 sanyok.centr@yandex.ru, 2 UdalovNN@mpei.ru, 3 Lashev777@gmail.com

Постановка проблемы. Синтезаторы частот на основе полностью цифровых систем (ПЦС) фазовой автоподстройки частоты (ФАПЧ) обладают широким частотным диапазоном, низким энергопотреблением и малыми габаритными размерами. Поэтому особенно актуальной в настоящее время является разработка модели таких систем.

Цель. Спроектировать имитационную модель ПЦС ФАПЧ и измерить ее основные характеристики.

Результаты. Для обеспечения требований по динамике и устойчивости определены порядок и коэффициенты цифрового петлевого фильтра, работающего по методу «скользящего среднего». По методу аналогии между ПЦС ФАПЧ и системой ФАПЧ с частотно-фазовым детектором и цепью накачки заряда пересчитаны другие параметры рассматриваемой структуры. Выбрана разрядность время-цифрового преобразователя и цифрового петлевого фильтра. В результате моделирования получены осциллограммы в основных узлах схемы и измерены частоты и уровни спектральных составляющих на выходе генератора с цифровым управлением.

Практическая значимость. Проведенное исследование полезно при проектировании синтезаторов частот на основе ПЦС ФАПЧ. Параметры разрабатываемых устройств можно корректировать на основе результатов моделирования для их улучшения.

Гущин А.И., Удалов Н.Н., Лащёв Д.Е. Имитационная модель полностью цифровой системы фазовой автоподстройки частоты // Антенны. 2026. № 4. С. 78–85. DOI: https://doi.org/10.18127/j03209601-202604-08

1. Успаленко В.Б., Павлов А.Н., Погудин А.Л. Исследование цифровой фазовой автоподстройки частоты // Вестник ПНИПУ. 2015. № 15. С. 5–20.
2. Мартиросов В.Е., Алексеев Г.А. Программная реализация системы фазовой автоподстройки частоты // Труды МАИ. 2013. № 71. С. 1–16.
3. Зиновьев Д.В. Особенности проектирования полностью цифровых систем ФАПЧ для процессорных устройств. Дисс. … канд. техн. наук. МГИЭТ (ТУ). Москва. 2005.
4. Joubert C., Bercher J.F., Baudoin G. et al. Contributions to the analysis and design of an ADPLL // Proceedings of 13th IEEE ICECS. Nice, France. 2006. P. 322–325. DOI: 10.1109/ICECS.2006.379790.
5. Kratyuk V., Hanumolu P.K., Moon U.-K., Mayaram K. A design procedure for all-digital phase-locked loops based on a charge-pump phase-locked-loop analogy // IEEE Transactions on Circuits and Systems. 2007. V. 54. № 3. P. 247–251. DOI: 10.1109/TCSII. 2006.889443.
6. Гущин А.И., Удалов Н.Н. Синтезаторы частот на основе полностью цифровых систем фазовой автоподстройки частоты (Обзор) // Ракетно-космическое приборостроение и информационные системы. 2024. Т. 11. № 4. С. 61–71.
7. Cho K.-U. et al. A 3.5 to 4.7-GHz fractional-N ADPLL with a low-power time-interleaved GRO-TDC of 6.2-ps resolution in 65-nm CMOS process // IEEE Access. 2024. № 1. P. 1–16. DOI: 10.1109/ACCESS.2024.3469090.
8. Tao W., Yang Y., Chen W. et al. A charge-domain fractional-N ADPLL based on charge-steering sampling // IEEE Journal on Solid-State Circuits. 2025. № 5. P. 1–13. DOI: 10.1109/JSSC.2025.3558534.