С.А. Проценко1, А.В. Турецкий2, Ю.А. Пирогова3, И.В. Гончаренко4

1-4 ФГБОУ ВО «Воронежский государственный технический университет» (г. Воронеж, Россия)

1 sergo2023@bk.ru; 2 tav7@mail.ru; 3 pirogov.alx@gmail.com; 4 clashofclans22885@gmail.com

Постановка проблемы. При монтаже электронных компонентов на плату в процессе пайки внутри соединения неизбежно образуются пустоты, особенно в паяных соединениях, имеющих большую площадь. Эти пустоты ухудшают теплопроводность и в целом снижают как механическую, так и электрическую надежность контакта. Поэтому поиск путей уменьшения влияния этого дефекта является актуальной задачей.

Цель. Провести исследование влияния шероховатости паяльной маски на распределение флюса вокруг контактной площадки и установить зависимость образования пустот от конфигурации и толщины нанесения паяльной пасты.

Результаты. Выявлено, что более активные флюсы вызывают меньшее число пустот с точки зрения средней общей площади, покрывающих контактную площадку. Проведен анализ образцов, приготовленных с использованием модифицированных трафаретов, который показал значительно ме́ньшую долю пустот, чем при использовании стандартного трафарета, а также то, что выбор типа паяльной маски существенно влияет на образование пустот в паяных соединениях. Установлено, что модификация трафарета может быть признана более предпочтительным и эффективным способом минимизации пустот в паяных соединениях.

Практическая значимость. Полученные результаты могут быть использованы для повышения надежности радиоэлектронных средств путем подбора оптимальных параметров технологии пайки для уменьшения доли пустот в паяных соединениях компонентов на плате.

Проценко С.А., Турецкий А.В., Пирогова Ю.А., Гончаренко И.В. Способы минимизации пустот в паяных соединениях на печатной плате // Радиотехника. 2024. Т. 88. № 7. С. 31-35. DOI: https://doi.org/10.18127/j00338486-202407-06

1. Steiner F., Wirth V., Hirman M. Relationship of soldering profile, voids formation and strength of soldered joints // In: 2019 42nd International Spring Seminar on Electronics Technology (ISSE). Wroclaw. 2019. Р. 1–6.
2. Zhu N. Thermal impact of solder voids in the electronic packaging of power devices // In: Fifteenth Annual IEEE Semiconductor Thermal Measurement and Management Symposium (Cat. No.99CH36306). San Diego. CA. 1999. V. 1999. Р. 22–29.
3. Ling-Ying H., Yun-Tsung L., Hsun-Fa L. Minimize bottom termination component voids by board assembly process & design optimization // In: 17th International Microsystems, Packaging, Assembly and Circuits Technology Conference (IMPACT). Taipei. 2022. V. 2022. Р. 1–6.
4. Sweatman K., Nishimura T., Sugimoto K., Kita A. Controlling voiding mechanisms in the refow soldering process // Proceedings of IPC APEX Expo. 2016. Р. 1-11.
5. Otáhal A., Somer J., Szendiuch I. Influence of heating direction on BGA solder balls structure // In: 2017 21st European Microelectronics and Packaging Conference (EMPC) & Exhibition. Warsaw. 2017. Р. 1–4.
6. Yunus M., Primavera A., Srihari K., Pitarresi J.M. Efect of voids on the reliability of BGA/CSP solder joints // In: Twenty Sixth IEEE/CPMT International Electronics Manufacturing Technology Symposium (Cat. No.00CH37146). Santa Clara. CA. 2000. V. 2000. Р. 207–213.