И.А. Григорьев1, А.В. Ларионова2

1,2 ПАО «Радиофизика» (Москва, Россия)

2 Московский авиационный институт (национальный исследовательский университет) (Москва, Россия)

Постановка проблемы. Влияние шумов, многолучевое распространение, а также доплеровский сдвиг несущей частоты в канале связи приводят к появлению битовых ошибок при восстановлении передаваемого сообщения в приемнике. Следствием многолучевого распространения является увеличение ширины принимаемых импульсов и их взаимное частичное или полное перекрытие, другими словами межсимвольная интерференция (МСИ). Эквалайзер представляет собой устройство, позволяющее устранить или значительно уменьшить МСИ, а также снизить влияние эффекта Доплера на качество приема путем компенсации фазовых и амплитудных искажений канала связи в принимаемом сигнале. Кроме того, эквалайзер позволяет увеличить отношение сигнал/шум (ОСШ) в принимаемом сигнале за счет ограничения его частотной полосы. Так как при запуске адаптивных эквалайзеров на микроконтроллерах общего назначения операции, на которых базируется алгоритм адаптивной эквализации, выстраиваются в последовательную цепочку, необходимое для получения выходного отсчета время в большой степени определяется порядком эквалайзера. Эта зависимость может стать препятствием при реализации высокоскоростных протоколов связи. Более подходящей вычислительной платформой для реализации Least Mean Square (LMS) эквалайзеров являются микросхемы ПЛИС, так как их архитектура позволяет, например, параллельно выполнять процедуру обновления коэффициентов эквалайзера, что устраняет зависимость времени получения выходного отсчета от порядка фильтра. Однако применение микросхем ПЛИС для реализации LMS-эквалайзеров приводит к необходимости выполнения всех операций по получению выходного отсчета в течение одного такта системной частоты и, как следствие, к неэффективному использованию ресурсов и снижению максимально достижимой тактовой частоты внутри ПЛИС. Устранить эти ограничения при реализации адаптивного эквалайзера на ПЛИС можно, используя Delayed LMS (DLMS) модификации LMS-эквалайзера и процедуры ретайминга при его разработке, так как применение DLMS-модификации эквалайзера позволяет снизить комбинаторную задержку в его обратной связи и, соответственно, поднять тактовую частоту, а также минимизировать общее число задействованных логических ресурсов внутри ПЛИС.

Цель работы. Реализовать DLMS-эквалайзер на ПЛИС Xilinx XC7Z020 с применением программных средств описания цифровой аппаратуры VHDL, провести исследование эффективности DLMS-эквалайзера при его реализации на ПЛИС для высокоскоростных стандартов связи, процедуры ретайминга и соответствующих алгоритмов для оптимизации расположения синхронных задержек внутри DLMS-эквалайзера.

Результаты. Рассмотрены реализация DLMS-эквалайзеров на ПЛИС и процедуры ретайминга с применением соответствующих алгоритмов. Дано описание схемы DLMS-эквалайзера на VHDL (Very high speed integrated circuits Hardware Description Language). Проведена сравнительная оценка качества работы полученной схемы DLMS-эквалайзера при его использовании в канале связи с искажениями и традиционной LMS-схемы, реализованной на микроконтроллере. Представлен микроконтроллерный код LMS-эквалайзера, перенесенный в среду MATLAB с сохранением формата вычислений с фиксированной точкой без использования специализированных библиотек по цифровой обработке сигналов. Выполнено моделирование схем DLMS- и LMS-эквалайзеров в средах ModelSim и MatLab. Показана эффективность применяемых для процедуры ретайминга алгоритмов при решении задач эквализации. Приведены диаграммы зависимоcтей частоты ошибок по битам BER от ОСШ и доплеровского смещения частоты Fдоп для LMS- и DLMS-схем эквализации. Оценена производительность (максимальная тактовая частота) DLMS-эквалайзера в среде разработки ISE для ПЛИС Xilinx XC7Z020 семейства Zynq 7000.

Практическая значимость. Используя представленные результаты, можно осуществить перенос схемы демодулятора разрабатываемых на предприятии модемов с платформы встроенного в ПЛИС Xilinx XC7Z020 микроконтроллера Zynq PS
(Processing System) на ее программируемую логическую (Programmable logic) часть и тем самым увеличить производительность модемного приемника.

Григорьев И.А., Ларионова А.В. Адаптивный DLMS-эквалайзер на базе современной ПЛИС // Радиотехника. 2023. Т. 87. № 9.
С. 54-65. DOI: https://doi.org/10.18127/j00338486-202309-05

1. Скляр Б. Цифровая связь. Теоретические основы и практическое применение. Изд. 2-е, испр.: Пер. с англ. М.: ИД «Вильямс». 2003. С. 177–188.
2. Long G., Ling F., Proakis J.G. The LMS Algorithm with Delayed Coefficient Adaptation // IEEE transactions on acoustics. Speech. and signal processing. 1989. V. 37. № 9. P. 1397-1405.
3. Ting L.K., Woods R., Colin. F.N. Virtex FPGA Implementation of a Pipelined Adaptive LMS Predictor for Electronic Support Measures Receivers // IEEE transactions on very large scale integration (VLSI) systems. 2005. V. 13. № 1. P. 86-95.
4. Leiserson Ch.E. James B. Saxe. Retiming Synchronous Circuitry // Algorithmica. 1991. V. 6. P. 5-35.
5. Parhi K.K. VLSI Digital Signal Processing System: Design and Implementation. New York: John Wiley & Sons. 1999. 816 p.
6. Гельгор А.Л., Горлов А.И., Иванов П.В., Попов Е.А., Архипкин А.В., Гельгор Т.Е. Повышение помехоустойчивости приема сигналов uplink lte при использовании турбоэквалайзера // Радиотехника. 2015. № 9. С. 39-50.