А.А. Павлов1, Ю.А. Романенко2, А.Н. Царьков3, А.Ю. Романенко4, А.А. Михеев5

1,2 Военная академия РВСН им. Петра Великого (филиал в г. Серпухове) (г. Серпухов, Россия)

3−5 Межрегиональное общественное учреждение «Институт инженерной физики» (г. Серпухов, Россия)

Постановка проблемы. В цифровых системах передачи данных, для повышения помехоустойчивости широко применяются циклические коды, обнаруживающие и корректирующие байтовые (пакетные) ошибки, для коррекции которых используются циклические коды. Наиболее эффективным методом коррекции байтовых ошибок являются коды Рида−Соломона, позволяющие корректировать ошибки в заданном числе байтов информации. Основная проблема использования циклических (последовательных) кодов − большое время задержки, связанное с необходимостью выполнения операции деления для получения остатка, что не приемлемо для цифровых системах передачи данных, работающих в реальном масштабе времени. Для устранения данного недостатка необходимо использовать коды, корректирующие пакетные ошибки, которые реализуют алгебраическую процедуру кодирования с синдромным декодированием информации. Однако замена циклической процедуры кодирования (декодирования) информации на синдромную приводит к резкому увеличению аппаратурных затрат, связанных с использованием в декодирующем устройстве блока памяти для хранения значений векторов ошибок и дешифратора для формирования адресов ошибок в соответствии с полученным синдромом. Таким образом, разработка методического аппарата, связанного с построением кода, корректирующего ошибки в заданном числе байтов информации и оценкой аппаратурных и временных затрат связанных с этой целью является актуальной задачей.

Цель. Представить методический аппарат, связанный с построением кода, корректирующего ошибки в заданном числе байтов информации с алгебраическим синдромным декодированием и оценкой аппаратурных и временных затрат, связанных с этой целью.

Результаты. Представлены правила построения корректирующего кода, исправляющего ошибки в заданном числе байтов информации, реализующего линейную процедуру построения корректирующего кода с синдромным декодированием и использованием аддитивного вектора ошибок, уменьшающие аппаратурные затраты на построение декодирующего устройства (сократить объем памяти для хранения значений векторов ошибок). Получены выражения для оценки аппаратурных затрат на кодирование и декодирование информации при использовании предлагаемого метода коррекции пакетных ошибок. Проведена сравнительная оценка аппаратурной и временной избыточности при реализации предлагаемого метода коррекции пакетных ошибок с существующими методами.

Практическая значимость. Предложенный метод коррекции ошибок в заданном числе байтов информации с аддитивным формированием вектора ошибки имеет регулярную и относительно простую процедуру построения кода, что позволяет сократить аппаратурные и временные затраты на кодирование и декодирование информации.

Павлов А.А., Романенко Ю.А., Царьков А.Н., Романенко А.Ю., Михеев А.А. Оценка аппаратурной и временной избыточности при использовании аддитивного вектора ошибок для коррекции пакетных ошибок в цифровых системах передачи данных // Радиотехника. 2021. Т. 85. № 7. С. 140−150. DOI: https://doi.org/10.18127/j00338486-202107-18

1. Башкиров А.В., Муратов А.В., Суслова О.Е. Обзорный анализ помехоустойчивого кодирования в цифровых системах передачи данных // Радиотехника. 2016. № 6. С. 31−35.
2. Башкиров А.В., Муратов А.В., Хорошайлова М.В. Низкоплотностные коды малой мощности декодирования // Радиотехника 2016. № 5. С. 32−37.
3. Башкиров А.В., Науменко Ю.С., Соболев О.Е. Реализация декодирования по алгоритму Витерби на массивно-параллельных вычислительных устройствах // Радиотехника. 2014. № 11. С. 20−24.
4. Патент на изобретение № 2534499 (РФ). Устройство хранения и передачи данных с исправлением ошибок в двух байтах информации / Борисов К.Ю., Павлов А.А., Царьков А.Н., Хоруженко О.В., Гусев А.В.
5. Золотарев В.В., Овечкин Г.В. Новые средства коррекции ошибок для высокоскоростной передачи и хранения данных // Радиотехника. 2016. № 8. С. 104−109.
6. Мещеряков С.А., Бердышев А.В. Электротепловая модель воздействия электромагнитного излучения на полупроводниковые структуры // Радиотехника и электроника. 2013. Т. 5 №11. С. 1127−1133. DOI: 10.7868/S0033849413110119.
7. Павлов А.А., Царьков А.Н., Хоруженко О.В., Павлов П.А. Метод контроля ошибок в устройствах хранения и передачи информации автоматизированных систем измерительной техники // Измерительная техника. 2010. № 11. С. 21−25.
8. Павлов А.А., Царьков А.Н., Павлов П.А., Гусев К.В., Гусев А.В. Сорокин Д.Е., Ласяк М.И. Метод помехоустойчивого кодирования информации каналов передачи данных телеизмерительных информационных систем с коррекцией ошибок в двух байтах информации // Измерительная техника. 2014. № 7. С. 10−15.
9. Павлов А.А., Царьков А.Н., Павлов П.А., Сорокин Д.Е., Гусев А.В. Ласяк М.И. Метод помехоустойчивого кодирования информации каналов передачи данных с исправлением ошибок в двух байтах информации // Вестник компьютерных и информационных технологий. 2015. № 1. С. 15−21.
10. Питерсон У., Уэлдон Э. Коды, исправляющие ошибки. М.: Мир. 1976. 594 с.
11. Преснухин Л.Н., Нестеров П.В. Цифровые вычислительные машины. М.: Высшая школа. 1981. 512 с
12. Путинцев Н.Д. Аппаратный контроль цифровых вычислительных машин. М.: Советское радио. 1968. 424 с.
13. Федоров С.В. Аппаратная реализация решателя ключевых уравнений Берлекэмпа−Месси для кодов Рида-Соломона на ПЛИС [Электронный ресурс]: engineering-scince.ru/doc/2221(дата обращения 18.05.2021).
14. Хетагуров Я.А., Руднев Ю.П. Повышение надежности цифровых устройств методами избыточного кодирования. М.: Энергия. 1974. 272 с.
15. Щербаков Н.С. Достоверность работы цифровых устройств. М.: Машиностроение. 1989. 224 с.
16. Naseer R., Draper J. Parallel Double Error Correcting Code Design to Mitigate Multi-Bit Upsets in SRAMs // Information Sciences Institute University of Southern California, IEEE Trans. Device Mater. 2008. V. 6. P. 222−225.
17. Frank Hall Schmidt, Jr. Fault Tolerant Design Implementation on Radiation Hardened By Design SRAM-Based FPGAs // Electrical Engineering United States Air Force Academy Submitted to the Department of Aeronautics and Astronauticsin partial ful. 2011. 306 p.
18. Reviriego P., Flanagan M., Maestro J.A. A (64,45) Triple Error Correction Code for Memory Applications // IEEE Trans. Device Mater. Rel. Mar. 2012. V. 12. № 1. P. 101−106.
19. Veronese G.S., Correia M., Bessani A.N., Lung L.C., Verissimo P. Efficient Byzantine fault-tolerance // IEEE Transactions on Computers. 2013. P. 21−27.
20. Luiz A.F., Lung L.C., Correia M. MITRA: Byzantine Fault-Tolerant Middleware for Transaction Processing on Replicated Databases // SIGMOD Record. Mar. 2014. V. 43. № 1. P. 14−20.