Р. В. Вихорев – инженер-конструктор 2-й кат., ПАО «Пермская научно-производственная приборостроительная компания»

E-mail: Vihrusvla@gmail.com

М. С. Никитин – студент, Пермский государственный национальный исследовательский университет; техник-электроник, ПАО «Пермская научно-производственная приборостроительная компания»

E-mail: Mann1k@yandex.ru

С. Ф. Тюрин – д.т.н., профессор, Заслуж. изобретатель РФ, профессор, кафедра автоматики и телемеханики, Пермский национальный исследовательский политехнический университет; профессор, кафедра математического обеспечения вычислительных систем, Пермский государственный национальный исследовательский университет

E-mail: tyurinsergfeo@yandex.ru

Постановка проблемы. Область применения программируемых логических интегральных схем (ПЛИС) типа FPGA для реализации нейронных сетей непрерывно расширяется. При исследовании особенностей логики ПЛИС важное место занимает топологическое моделирование. Получаемая при этом площадь кристалла больше отражает сложность реализации элемента, чем оценки числа транзисторов. Особый интерес представляют исследования отказоустойчивых решений, использующих резервирование и ориентированных на реализацию нейронных сетей для критических приложений.

Цель. Разработать и исследовать топологии логического элемента типа DC LUT и отказоустойчивого инвертора.

Результаты. Представлены результаты топологического моделирования новых логических элементов ПЛИС типа FPGA, используемых в искусственных нейронных сетях. Изучены особенности топологии основных логических элементов LUT, представляющих собой деревья передающих транзисторов с соответствующими инверторами. Описан элемент, реализующий, в отличие от известного, систему логических функций. Разработаны топологии логического элемента типа DC LUT и отказоустойчивого инвертора.

Практическая значимость. Предлагаемое резервирование целесообразно использовать на транзисторном уровне для повышения надежности ПЛИС-реализации искусственных нейронных сетей. Аналогичный подход может быть использован для повышения вероятности безотказной работы блоков статической оперативной памяти

1. Programmable logic devices [Электронный ресурс] / URL: http://ee.sharif.edu/~logic_circuits_t/readings/PLD.pdf (дата обращения: 04.05.2019).
2. Brown S., Rose J. Architecture of FPGAs and CPLDs: A tutorial [Электронный ресурс] / URL: http://www.eecg.toronto.edu/ ~jayar/pubs/brown/survey.pdf (дата обращения: 10.05.2019).
3. A new FPGA architecture and leading-edge FinFET process technology promise to meet next-generation system requirements [Электронный ресурс] / URL: https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/wp/wp01220-hyperflex-architecture-fpga-socs.pdf (дата обращения: 04.05.2019).
4. Казанцев П.А., Остапенко Г.П., Галушкин А.И. Реализация фрагмента нейронной сети на ПЛИС XILINX с возможностью изменения весов и функции активации в реальном времени [Электронный ресурс] / URL: http://www.autex.spb.su/ download/dsp/dspa/dspa2004/t1_84.pdf (дата обращения: 19.05.2019).
5. A general neural network hardware architecture on FPGA [Электронный ресурс] / URL: https://arxiv.org/ftp/arxiv/papers/ 1711/1711.05860.pdf (датаобращения: 25.05.2019).
6. Design and implementation of neural network in FPGA [Электронный ресурс] / URL: https://pdfs.semanticscholar.org/01d8/ 5193e2ed6987c228decc19eb4d73588ef867.pdf (дата обращения: 25.05.2019).
7. FPGA implementations of neural networks [Электронный ресурс] / URL: http://lab.fs.uni-lj.si/lasin/wp/IMIT_files/neural/doc/ Omondi2006.pdf (датаобращения: 25.05.2019).
8. Каменских А.Н., Тюрин С.Ф., Пономарев Ф.А., Барламов О.Д. Методика автоматизированного синтеза самосинхронных схем в функционально-полном толерантном базисе // Нейрокомпьютеры: разработка, применение. 2015. № 10. С. 43–47.
9. Антинескул А.В., Тюрин С.Ф. Модифицированный логический элемент программируемых логических интегральных схем типа FPGA нейросетевых информационно-управляющих систем критического применения // Нейрокомпьютеры: разработка, применение. 2016. № 8. С. 60–66.
10. Каменских А.Н., Тюрин С.Ф. Методика комбинированного резервирования асинхронных нейронных сетей // Нейрокомпьютеры: разработка, применение. 2016. № 8. С. 36–40.
11. Каменских А.Н., Тюрин С.Ф. Дублирование источника питания базового элемента отказоустойчивых нейронных сетей // Нейрокомпьютеры: разработка, применение. 2017. № 6. С. 32–38.
12. Тюрин С.Ф., Каменских А.Н. БМК-реализация самосинхронного генератора логических функций для нейронных сетей // Нейрокомпьютеры: разработка, применение. 2018. № 7. С. 26–32.
13. Тюрин С.Ф. Анализ дискретных пороговых элементов нейронный сетей // Нейрокомпьютеры: разработка, применение. 2018. № 7. С. 20–25.
14. Abusultan M., Khatri S.P. A comparison of FinFET based FPGA LUT designs // Proceedings of the 24th Edition of the Great Lakes Symposium on VLSI. Houston, Texas, USA. 2014. P. 353–358. DOI: 10.1145/2591513.2591596.
15. Патент РФ № 2573732. Программируемое логическое устройство / С.Ф. Тюрин, Р.В. Вихорев. Опубл. 27.01.2016. Бюл. № 3.
16. Carmichael C. Triple module redundancy design techniques for Virtex FPGAs [Электронный ресурс] / URL: https:// www.xilinx.com/support/documentation/application_notes/xapp197.pdf (дата обращения: 07.12.2017).
17. Патент РФ № 2602780. Программируемое логическое устройство / С.Ф. Тюрин, Р.В. Вихорев, А.Ю. Плотникова. Опубл. 20.11.2016. Бюл. № 32.
18. Understanding how the new Intel hyper flex FPGA architecture enables next generation high-performance systems [Электронный ресурс] / URL: https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/wp/wp-01231-understandinghow-hyperflex-architecture-enables-high-performance-systems.pdf (дата обращения: 27.05.2019).
19. Microwind & Dsch Version 3.5 [Электронный ресурс] / URL: http://auto.teipir.gr/sites/default/files/microwind_manual _lite_v35.pdf (дата обращения: 25.05.2019).
20. An FPGA platform for real-time simulation of spiking neuronal networks [Электронный ресурс] / URL: https://www.ncbi.nlm. nih.gov/pmc/articles/PMC5328944/ (дата обращения: 25.05.2019).
21. Chen L. Post-mapping topology rewriting for FPGA area minimization. A thesis … of Master of Applied Science in Electrical and Computer Engineering. Waterloo, Ontario, Canada. 2009 [Электронный ресурс] / URL: https://pdfs.semanticscholar.org/ 81fa/db186dde22a499a5defcc25dca80bc6bb474.pdf (датаобращения: 25.05.2019).
22. Mead C.A., Conway L. Introduction to VLSI systems [Электронный ресурс] / URL: https://www.betterworldbooks.com/ product/detail/Introduction-to-VLSI-Systems-9780201043587 (дата обращения: 26.05.2019).