350 руб
Журнал «Нейрокомпьютеры: разработка, применение» №7 за 2009 г.
Статья в номере:
Модулярный ПИД-нейроконтроллер с расширенными функциональными возможностями
Ключевые слова: нелинейный ПИД-регулятор схема совмещения операций
Авторы:
Н. И. Червяков - д. т. н., профессор, засл. деятель науки и техники РФ, академик Международной академии информатизации, профессор Ставропольского военного института связи ракетных войск Т. А. Рудакова - ст. препод. ГОУ ВПО «Северо-Кавказский государственный технический университет» А. А. Евдокимов - к. т. н., доцент Невинномысского технологического института (филиал) ГОУ ВПО «СевКавГТУ» В. Ф. Лубенцов - д. т. н., профессор Невинномысского технологического института (филиала) ГОУ ВПО «Северо-Кавказский государственный технический университет». М. А. Оспищев - аспирант Северо-Кавказского государственного технического университета
Аннотация:
Рассмотрена архитектура быстродействующего нелинейного ПИД-регулятора на основе нейронных сетей конечного кольца с модулярной обработкой данных, обладающего нечувствительностью к помехам в измеряемом сигнале с учетом ограничения выходного сигнала регулятора. Предложена рациональная схема совмещения операций преобразований СОК-ПСС и ПСС-СОК для увеличения производительности ПИД-регулятора.
Список источников
  1. Kurfess, R., R. and Jenkins, H., - Ultra-High Precision Control - // in The Control Handbook, CRC Press. 1996.
  2. Garcia A., Parrilla L., and Lioris, A., Implementation of High Performance PID Controllers Using RNS and Field-Programmable Devices. 2000 IFAC Workshop on Digital Control. 2000. P. 628-631.
  3. Garcia, A., Fernandez, P. G., Parrilla, L., Ramirez, J., and Lloris, A., RNS-based Discrete PID Controllers with Efficient Conversion Schemes on FPL // Proc.of the XV Design of Circuits and Integrated Systems Conference, 2000. Nov. P. 258-263.
  4. Червяков Н. И., Югов Д. Н., Лавриненко А. В. Модулярные ПИД-регуляторы на базе нейронных сетей конечного кольца // Нейрокомпьютеры: разработка, применение. 2007. № 5. С. 40-48.
  5. Малашевич Б. М., Малашевич Д. Б. Отечественные модулярные и троичные ЭВМ // Тр. Юбилейной Международной научно-технической конференции «50 лет модулярной арифметике». Зеленоград: издательство МИЭТ. 2006. С. 101-148.
  6. Nannarelli, A., Re, M., and Cardarilli, G. C., Tradeoffs between Residue Number System and Traditional FIR Filters // ISCAS 2001. Proc. Of IEEE International Symposium on Circuits and Systems. 2001. V. II. May. P. 305-308.
  7. Cardarilli, G. C., Nannarelli, A., and Re, M., Reducing Power Dissipation in FIR Filters using the Residue Number System // Proc. Of 43rd IEEE Midwest Symp. On Circuits and Sysytems. 2000. Aug. P. 320-323.
  8. Стемпковский А. Л., Корнилов А. И., Семенов М. Ю. Особенности реализации устройств цифровой обработки сигналов в интегральном исполнении с применением модулярной арифметики // Информационные технологии. 2004. № 2, С. 2-9.
  9. Сабо Н. Определение знака в неизбыточных системах счисления остаточных классов // Кибернетический сборник. № 8. М.: Мир, 1964.
  10. Амербаев В. М., Касимов Ю. Ф. О сравнении чисел в непозиционных системах счисления // Теория кодирования и оптимизация сложных систем. Алма-Ата: Наука. 1977. С. 47-54.
  11. Полисский Ю. Д. Сравнение чисел в остаточных классах // Сб. научных трудов юбилейной международной научно-технической конференции «50 лет модулярной арифметике». М.: ОАО «Ангстрем». МИЭТ. 2006. С. 274-290.
  12. Червяков Н. И., Сахнюк П. А., Шапошников А. В., Ряднов С. А. Модулярные параллельные вычислительные структуры нейропроцессорных систем / Под ред. Н. И. Червякова. М.: Физматлит. 2003. 288 с.
  13. Szabo, N., and Tanaka, R., Residue arithmetic and its applications to computer technology. NewYork: McGraw-Hill. 1967.
  14. Амербаев В. М. Теоретические основы машинной арифметики. Алма-Ата: Наука. 1976. 324 с.
  15. Червяков Н. И., Сахнюк П. А., Шапошников А. В., Макоха А. Н. Нейрокомпьютеры в остаточных классах. Кн. 11: Учеб. пособие для вузов. М.: Радиотехника. 2003. 272 с.
  16. Евдокимов А.А. Нейрокомпьютерные технологии в системах защиты информации: Монография. Невинномысск. 2006. 200 с.
  17. Huang, A., Number theoretic processor // US Patent № 4.281.391.