В.Н. Захаров - к. т. н., доцент, ученый секретарь, ИПИ РАН. E-mail:vzakharov@ipiran.ru Б.З. Шмейлин - к. т. н., доцент, ст. науч. сотрудник ИПИ РАН. E-mail shmeilin@mail.ru

Исследована устойчивость к кратковременным сбоям элементов данных кэш-памяти, разработана модель поведения элементов данных с точки зрения их уязвимости. На основании этой модели предложены различные методы снижения уязвимости без существенной потери производительности микропроцессорной системы. Показано, что реализация этих методов зависит от характера приложения

1. Wang S., Hu J.,Ziavras S. On the Characterization and Optimization of On-Chip Cache Reliability against Soft Errors // IEEE Trans. On Computer V. 58. № 9 Sept. 2009. Р. 1171-1184
2. Wang S., Hu J.,Ziavras S. On the Characterization of Data Cache Vulnerability in High-Performance Embedded Microprocessors // Proc. 6-th Int-I Conf. Embedded Computer Systems: Architectures, Modeling and Simulation (IC-SAMOS), july, 2006. Р. 257-274.
3. Baumann R. Soft errors in advanced computer systems // Proc. of IEEE Design and Test of Computers. 2005. P. 275-281
4. Zhang W. Computing cache vulnerability to transient errors and its implication // Defect and Fault Tolerance in VLSI Systems, 20th IEEE International Symposium Oct 2005. P. 168-173.
5. Vera X., Abella J., Gonzalez A., Ronen R. Reducing Soft Error Vulnerability of Data Caches // www.selse3.selse.org/Papers/5_Vera_P.pdf. P. 4.
6. Asadi H., Sridharan V., Tahoori M., Kaeli D. Reducing Data Cache Susceptibility to Soft Errors // www.ece.neu.edu/ groups/ nucar/ publications/ IEEETDSC.pdf. P. 5.
7. Ergin O., Unsal O., Vera X., Gonzalez A. Exploiting narrow values for soft error tolerance // IEEE Computer Architecture Letters. V. 5. July 2006. P. 33-46.