Н.В. Черкесова1, Г.А. Мустафаев2, А.Г. Мустафаев3

1,2 Кабардино-Балкарский государственный университет им. Х.М. Бербекова (г. Нальчик, Россия)

3 МИРЭА – Российский технологический университет (Москва, Россия)

1 natasha07_2002@mail.ru, 2 zoone@mail.ru, 3 mustafaev@mirea.ru

Постановка проблемы. Дефекты, возникающие в результате различных технологических процессов и явлений, таких как ионная имплантация и инжекция горячих электронов, могут значительно изменять электрофизические параметры МДП-транзисторов. В частности, нестабильное пороговое напряжение приводит к снижению их надежности и эффективности. В связи с чем необходимо выявить основные механизмы этих изменений и определить способы их минимизации.

Цель. Исследовать влияние дефектов, образующихся в процессах ионной имплантации и последующей инжекции горячих электронов, на пороговое напряжение МДП-транзисторов с n-каналом, а также определить способы уменьшения негативных эффектов путем оптимизации условий имплантации и отжига.

Результаты. Установлено, что ионная имплантация вызывает значительный отрицательный сдвиг порогового напряжения из-за образования положительного заряда в затворном окисле. Определено, что инжекция горячих электронов приводит к положительному сдвигу порогового напряжения за счет захвата электронов нейтральными ловушками. Показано, что деградация характеристик МДП-транзисторов связана преимущественно с зарядом электрода затвора во время имплантации, а не с самой бомбардировкой ионами. Отмечено, что заземление затвора во время имплантации существенно снижает негативное влияние.

Практическая значимость. Полученные результаты позволяют лучше понять механизмы изменения характеристик МДП-транзисторов под воздействием технологических процессов. Это может быть использовано для разработки эффективных методов производства микросхем, где важны минимизация дефектов и повышение надежности транзисторов. Предложенные меры, такие как заземление затвора во время имплантации, являются простыми в реализации и могут быть внедрены в современные технологии производства микроэлектронных устройств.

Черкесова Н.В., Мустафаев Г.А., Мустафаев А.Г. Влияние ионной имплантации и горячих электронов на пороговое напряжение МДП-транзисторов // Электромагнитные волны и электронные системы. 2025. Т. 30. № 6. С. 78−83. DOI: https://doi.org/10.18127/j15604128-202506-07

1. Ramey S., Chahal M., Nayak P., Novak S., Prasad C., Hicks J. Transistor reliability variation correlation to threshold voltage // IEEE International Reliability Physics Symposium, Monterey. CA, USA. 2015. P. 3B.2.1–3B.2.6. DOI 10.1109/IRPS.2015.7112703.
2. Sun W., Zhang Ch., Liu S., Huang T., Yu Ch., Su W., Zhang A., Liu Yu., He X., Wu X. Hot-Carrier-Induced Forward and Reverse Saturation Current Degradations for the n-Type Symmetric EDMOS Transistor // IEEE Electron Device Letters. 2014. V. 35. № 7. P. 690–692. DOI 10.1109/LED.2014.2322364.
3. Макаров А.А., Тягинов С.Э., Kaczer B., Jech M., Chasin A., Grill A., Hellings G., Векслер М.И., Linten D., Grasser T. Анализ особенностей деградации, вызываемой горячими носителями, в транзисторах с каналом в форме // Физика и техника полупроводников. 2018. Т. 52. № 10. С. 1177–1182. DOI 10.21883/FTP.2018.10.46457.8820.
4. Liu S., Ren X., Fang Yu., Sun W., Su W., Ma Sh., Lin F., Liu Yu., Sun G. Hot-Carrier-Induced Degradations and Optimizations for Lateral DMOS Transistor with Multiple Floating Poly-Gate Field Plates // IEEE Transactions on Electron Devices. 2017. V. 64. № 8. P. 3275–3281. DOI 10.1109/TED.2017.2711276.
5. Reggiani S., Barone G., Gnani E., Gnudi A., Baccarani G., Poli S., Chuang M.-Y., Tian W., Wise R. TCAD simulation of hot-carrier and thermal degradation in STI-LDMOS transistors // IEEE Transactions on Electron Devices. 2013. V. 60. № 2. P. 691–698. DOI 10.1109/TED.2012.2227321.
6. Liu S., Sun W., Zhang C., Huang T., Qian Q. Model of hot-carrier degradation for lateral IGBT device on SOI substrate // Electronics Letters. 2013. V. 49. № 7. P. 497–499. DOI 10.1049/el.2012.4036.
7. Das A.G.M. A unique technique for reducing the effects of hot-carrier induced degradations in CMOS bistable circuits for fault tolerant VLSI design // The International Conference on Technological Advances in Electrical, Electronics and Computer Engineering (TAEECE). Konya, Turkey. 2013. P. 323–328. DOI 10.1109/TAEECE.2013.6557294.
8. Черкесова Н.В., Мустафаев Г.А., Мустафаев А.Г. Снижение влияния инжекции горячих носителей акцепторным легированием поликремниевых электродов затвора КМДП-структур // Известия Кабардино-Балкарского государственного университета. 2024. Т. 14. № 2. С. 27–32.
9. Chasin A., Franco J., Ritzenthaler R., Hellings G., Cho M., Sasaki Yu., Subirats A., Roussel Ph., Kaczer B., Linten D., Horiguchi N., Groeseneken G., Thean A. Hot-carrier analysis on nMOS Si FinFETs with solid source doped junction // IEEE International Reliability Physics Symposium (IRPS). Pasadena, CA, USA. 2016. P. 4B-4-1–4B-4-6. DOI 10.1109/IRPS.2016.7574535.
10. Martin A., Koten A., Schwerd M. Optimized data assessment for hot carrier and Fowler-Nordheim stresses on thick MOS gate oxides with plasma process induced charging damage // IEEE International Integrated Reliability Workshop Final Report. South Lake Tahoe, CA, USA. 2012. P. 90–94. DOI 10.1109/IIRW.2012.6468927.
11. Lu X., Wang M., Wong M. Positive bias temperature stress induced degradation in p-channel poly-Si thin-film transistors // 18th IEEE International Symposium on the Physical and Failure Analysis of Integrated Circuits (IPFA). Incheon, Korea (South). 2011. P. 1–4. DOI 10.1109/IPFA.2011.5992774.
12. Schanovsky F., Goes W., Grasser T. Advanced modeling of charge trapping at oxide defects // International Conference on Simulation of Semiconductor Processes and Devices (SISPAD). Glasgow, UK. 2013. P. 451–458. DOI 10.1109/SISPAD.2013.6650671.