350 руб
Журнал «Электромагнитные волны и электронные системы» №3 за 2010 г.
Статья в номере:
Методы оптимизации динамической мощности для СБИС и «систем на кристалле»
Ключевые слова: динамическая мощность КМОП СБИС проектирование с малой мощностью методология проек-тирования управление питанием масштабирование
Авторы:
В.М. Дьяконов - к.т.н., доцент, Московский государственный институт электронной техники. E-mail: bobyak@mail.ru А.В. Коршунов - аспирант, Московский государственный институт электронной техники. E-mail: korshun@gmail.com А.В. Мариныч - нач. производства ООО «Микролит». E-mail: marynich_av@mail.ru
Аннотация:
Рассмотрены вопросы проектирования цифровых СБИС и «систем на кристалле» (СнК) с пониженным энергопотреблением; проанализированы основные составляющие энергопотребления для различных технологий; исследованы подходы к снижению динамической составляющей потребляемой мощности; проведен сравнительный анализ эффективности рассмотренных подходов.
Страницы: 33-38
Список источников
  1. Keating M., Flynn D., Aitken R., Gibbons A., Shi K. Low Power Methodology Manual: For System-on-Chip Design. NY.: Springer. 2007.
  2. International Technology Roadmap for Semiconductors [Электронный ресурс]. ITRS, 2008. http://www.itrs.net/
  3. Сухопаров А.И., Дьяконов В.М. Вопросы создания энергосбергающих КМОП УБИС // Материалы Междунар. научно-технич. конф. «Электроника и информатика - 2005». Ч. 1. М.:МИЭТ. 2005. С.205.
  4. Chandrakasan A., Brodersen R.W. Low-Power CMOS Design. NY.: Wiley-IEEE Press. 1998.
  5. Rabaey J., ChandrakasanA., NikolicB. Digital Integrated Circuits, 2nd ed. Prentice Hall. 2003.
  6. Rabaey J., Pedram M. Power Aware Design Methodologies. NY.: Springer. 1995.
  7. Yeo K.-S., Roy K. Low-Voltage Low-Power Subsystems. McGraw Hill. 2004.
  8. Nebel W., Mermet J. Low Power Design in Deep Submicron Electronics. Springer. 1997.
  9. Mazhar Alidina M., Monteiro J.C., Devadas S., Ghosh A., Papaefthymiou M.C. Precomputation-based sequential logic optimization for low power // IEEE Trans. on VLSI. 1994. V.2. Nо.4. Р. 426-435.
  10. Monteiro J.C., Ghosh A., Devadas S. Retiming sequential circuits for low power // Proc. ICCAD. 1993. Р. 398-402.
  11. Benini L., De Micheli G., Macii E., Poncino M., Scarsi R. Symbolic synthesis of clock-gating logic for power optimization of synchronous controllers // ACM Trans. on Design Automation of Electron. Syst. 1999. V.4, Nо.4. Р. 351-375.
  12. Дьяконов В.М., Коршунов А.В., Стахин В.Г. Подходы к снижению потребляемой мощности в наноразмерных КМОП СБИС на этапе логического проектирования // Тезисы докладов Междунар. конф. «Микроэлектроника и наноинженерия - 2008». М.:МИЭТ. 2008. С.102-103
  13. Borkar S., Dubey P., Kahn K., Kuck D., Mulder H., Pawlowski S., Rattner J. Platform 2015: Intel® Processor and Platform Evolution for the Next Decade [Электронный ресурс]. Intel, 2008. 13 p. http://tbp.berkeley.edu/~jdonald/research/cmp/borkar_2015.pdf